製程縮小，為什麼速度不會等比例增加？

TSMC 的 N3 使用 FinFET，N2 則走向 nanosheet 結構；它們是製造技術的世代名稱，不是成品 CPU 效能的換算表。Intel 的 10nm SuperFin 與其他晶圓廠的節點名稱也不能直接視為相同尺寸量尺。把 10 除以 3，既不是速度倍率，也不是電晶體密度倍率。

TSMC 對 N2 相較 N3E 的官方描述，分開「同功耗下速度提升」與「同速度下降低功耗」兩種條件。這個區別很重要：設計者可能把製程改善用來提高時脈、降低耗電、增加快取或加入新加速器；效益怎麼分配，取決於整體設計，不能全部同時加在一個宣傳數字上。

摩爾定律關心的是整合規模的長期演進，但現代系統也受線路延遲、資料搬運、漏電、封裝和製造成本限制。SRAM、類比電路與邏輯元件不會以完全相同速度縮小。因此這座博物館把製程畫成技術時間軸；它能說明設計所處的時代，不能代替實際效能、能效或價格測量。

延伸閱讀與資料來源

研究更新 2026-10-26。本文為來源支持的技術分析，不代表 Simon 已完成這些工作負載的實測。